Über Moores Gesetz hinaus: Halbleiterindustrie an einer Kreuzung

Gordon Moore, der Mitbegründer von Intel, schlug 1965 das berühmte Moores Gesetz vor, das eine Vorhersage war, dass sich die Anzahl der Transistoren auf einem Halbleiterchip etwa alle zwei Jahre verdoppeln würde. Seit über fünfzig Jahren ist Moores Gesetz der Eckstein der Halbleiterindustrie, und das Streben nach einer Verdoppelung der Transistordichte alle zwei Jahre hat fast alles in der modernen Elektronik ermöglicht, von Smartphones bis hin zur Vorhersagekraft von Daten und künstlicher Intelligenz in massiven Rechenzentren. Heute haben die neuesten Intel-Prozessoren fast 3 Milliarden Transistoren pro Chip, was erstaunlich ist, wenn man bedenkt, dass die Prozessoren 1971 2300 Transistoren hatten. Darüber hinaus ist das Wachstum der Branche beeindruckend und übertrifft im Jahr 2021 einen Umsatz von 500 Milliarden Dollar.

Moores Gesetz hat zwei Hauptimplikationen: Wirtschaft und Leistung. Wenn wir die Größe der Halbleiterchipkomponenten schrumpfen, fallen die Herstellungskosten pro Komponente; Auch kleinere Komponenten sind schneller und effizienter, was sich sowohl in Bezug auf Rechenleistung als auch Stromverbrauch in leistungsstarkere Chips ergibt. Seit Jahrzehnten hat das Streben nach Miniaturisierung die Verbesserung der Wirtschaft und Leistung von Halbleiterchips ermöglicht - jetzt scheint es jedoch, dass Moores Gesetz seine Grenzen erreicht. Heute werden die fortschrittlichsten Chips von Taiwan Semiconductor Manufacturing Co. auf 3-Nanometer-Technologie gebaut. Um das in Perspektive zu setzen, sind 3 Nanometer die Breite von 60 Wasserstoffatomen oder nur etwa 15 Siliziumatomen. Wenn wir versuchen, Funktionen so kleiner Größen zu erstellen, wird die Fehlermarge erheblich reduziert. Die Fertigungsprozesse, die zur Herstellung von Präzisionsfunktionen auf solchen kleinen Chips erforderlich sind, sind immer komplexer und teurer geworden. Neben Kosten und Komplexität nähern wir uns auch der physikalischen Grenze, wo eine weitere Schrumpfung möglicherweise nicht einmal möglich ist.

Quelle: Entegris Firmenpräsentation.

Der Anstieg der Herstellungskomplexität für die fortschrittlichsten Chips beeinflusst bereits die wirtschaftliche Seite des Moore-Gesetzes, da die Industrie nicht mehr die Art der Kostensenkungen genießen scheint, die zuvor durch schrumpfende Chips erlebt wurden. Die Hersteller von Dynamic Random-Access-Memory (DRAM) und NAND-Flash-Speichern haben historisch über 20% Kostenrückgang pro Bit pro Jahr erlebt, prognostizieren aber jetzt nur hohe einstellige Kostenrückgang pro Bit in Zukunft, und Taiwan Semiconductor hat von seiner vergangenen Norm der Preissenkung abgeweicht und stattdessen die Preise im vergangenen Jahr um 10% bis 20% in seinen Verarbeitungstechnologien erhöht. Kürzlich kündigte der Grafikverarbeitungschiphersteller Nvidia überraschend erhebliche Preiserhöhungen für seine Gaming-Chips der nächsten Generation an, wobei CEO Jensen Huan sogar in einer Pressemitteilung sagte, dass „Moores Gesetz tot ist.“ Mehr als je zuvor ist es immer klarer, dass sich die Wirtschaft des Moores Gesetzes verlangsamt.

Obwohl sich die Wirtschaft verändert, zeigen die aktuellen Fahrpläne der Hersteller von Halbleitergeräten, dass es möglich ist, Chips in den nächsten fünf bis zehn Jahren auf ein bis zwei Nanometer zu schrumpfen, wenn auch in einem langsameren Tempo als in der Vergangenheit. In Zukunft ist es möglicherweise nicht möglich, Chips mit Silizium als Basis weiter zu schrumpfen. Daher müssen die Akteure der Industrie alternative Materialien beziehen; Die Forschung läuft in dieser Hinsicht, aber an diesem Punkt bleibt abzuwarten, ob alternative Materialien eine wirtschaftlich machbare Schrumpfung des Chips ermöglichen.

Eine weitere Entwicklung, die wir erwarten, ist, dass Design und Architektur Vorrang vor der Größe haben werden, da das Schrumpfen weniger machbar wird. Eine der Entwicklungen, die wir bereits gesehen haben, ist in der Speicherindustrie mit 3D-NAND-Architekturen, bei der zahlreiche Schichten von Speicherzellen übereinander gestapelt werden, so dass Hersteller mehr Speicher auf derselben Oberfläche packen können. Darüber hinaus erwägen Speicherhersteller auch die Entwicklung von 3D-DRAM-Speichern.

Wir erwarten auch, dass fortgeschrittene Chipverpackungen und Interkonnektionen die Entwicklung von Halbleiterprodukten ermöglichen, die für spezifische Arbeitsbelastungen optimiert sind. Es gibt verschiedene fortschrittliche Chip-Verpackungstechniken, die eine 3D-Stapelung von Chips oder eine ebene Konfiguration kleinerer Chiplets ermöglichen. Diese Verpackungstechnologien bedeuten, dass die fortschrittlichsten Chips mit älteren Chips gemischt werden können, was bedeutet, dass die fortschrittlichsten Technologien nur bei Bedarf verwendet werden. Die Konstruktionsoptimierung aus diesen Verpackungstechnologien kann weiterhin Leistungsvorteile, Energieeffizienz und in einigen Fällen Kostenvorteile ermöglichen.

Während sich die Grundsätze des Moore-Gesetzes möglicherweise verlangsamen, glauben wir, dass der Wettbewerb die Innovation durch neue Designarchitekturen, für spezifische Arbeitslast optimierte Verpackungschips und die laufende Forschung nach alternativen Grundstoffen weiter vorantreiben wird. Angesichts der Innovation und des Wandels suchen wir weiterhin nach falsch bewerteten Investitionsmöglichkeiten, und da sich verzerrte Grundlagen von ihren COVID-Spitzen normalisieren, erwarten wir, dass die Marktvolatilität uns in den kommenden Jahren mehr Investitionsmöglichkeiten in diesem sich entwickelnden Raum bietet.